概述

AD9578是一款可编程频率合成器，可用于高性能电信、网络、数据存储、串行器/解串器(SERDES)和物理层(PHY)应用中的抖动衰减和异步时钟应用。 该器件集成两个能以超过0.1 ppb的精度提供任何频率的抖动PLL，每一个均带有两个独立的输出驱动器，总共四路可编程输出，提供极高的灵活性和抖动性能。 每路输出均独立可编程，提供高达919 MHz的频率，且典型rms抖动值低于410 fs（12 kHz至20 MHz），采用紧凑型低成本基频模式晶体(XTAL)，具有稳定的供应链。 AD9578采用整数频率合成，可实现低至290 fs的rms抖动。

AD9578封装采用出厂可编程默认上电配置。 上电后，包括输出频率在内的全部设置均可通过快速SPI重新配置。

AD9578的架构允许其用作数字控制振荡器(NCO)。 因此，用户可以使用快速SPI总线动态改变频率。FPGA和其他器件可以利用此功能来实现具有可配置环路带宽的数字PLL，用于抖动衰减应用、锁定至紧凑型稳定基准电压源的精密可驯时钟或数控精密时序应用，比如网络时序和IEEE 1588应用等。 SPI总线工作频率高达50 MHz，实现快速FPGA环路的同时让多器件共享同一个总线。AD9578还可用于多速率精密应用中，比如视频广播或OTN。 ADI公司提供用于数字PLL应用的HDL FPGA代码。

特点

任意输出频率的精密频率合成

11.8 MHz至 919 MHz

频率分辨率超过0.1 ppb

超低rms抖动（12 kHz至20 MHz）

使用整数频率合成：<300 fs rms

使用小数频率合成：<405 fs rms

双基准电压输入支持LVPECL、LVDS、1.8 V LVCMOS、基频模式AT切割晶体（22 MHz至54 MHz）或基准电压源时钟（20 MHz至60 MHz）

数字(NCO)频率控制l

动态可牵引输出频率实现基于FPGA的PLL（提供HDL）

快速串行外设接口(SPI)总线写入速度高达100 MHz

可即时更改频率

集成双PLL，采用7 mm × 7 mm紧凑型封装

可代替多个大型时钟IC、PLL、扇出缓冲器、晶体振荡器(XO)和压控晶体振荡器(VCXO)

欲了解更多特性，请参考数据手册

应用

基于FPGA的抖动衰减和低抖动PLL

精密可驯时钟和时钟频率合成器

多速率时钟频率合成器

光学： OTN/SDH/SONET

视频广播： 3G SDI、HD SDI、SDI

网络与存储： 以太网/SAS/光纤通道

无线基础设施： OBSAI/CPRI

工业： IEEE 1588

数控振荡器(NCO)