概述

AD9552是一款小数N分频、基于锁相环(PLL)的时钟发生器，专为取代高频晶体振荡器和谐振器而设计。该器件采用Σ-Δ调制器(SDM)来处理小数频率合成。用户将单端时钟信号直接与REF引脚相连，或者在XTAL引脚上连接一个晶体谐振器，即可提供输入参考信号。

AD9552为引脚可编程器件，根据8种常用输入频率的其中一种频率，可提供64种标准输出频率中的一种频率。该器件还有一个三线式SPI接口，用户可以通过该接口自定义设置输入与输出频率比。

AD9552需用外部电容来构成PLL的环路滤波器。虽然AD9552严格按照CMOS工艺制造，但其输出与LVPECL、LVDS或单端CMOS逻辑电平兼容。

额定工作温度范围为?40°C至+85°C工业温度范围。

特点

将低频输入参考信号转换为高频输出信号

输入频率范围：6.6 MHz至125 MHz

输出频率最高达900 MHz

预设引脚可编程频率转换比

通过SPI端口设置任意频率转换比

片内VCO

晶体谐振器和/或外部振荡器可作为基准频率源

欲了解更多特性，请参考数据手册

应用

高频VCXO、OCXO和SAW谐振器的高性价比替代产品

极其灵活的频率转换，低抖动，适合SONET/SDH（包括FEC）、10-Gb以太网、光纤通道和DRFI/DOCSIS

高清视频频率转换

无线基础设施

测试与测量（包括手持式设备）